

HiperPFS-5 ファミリー

750 V PowiGaN を内蔵した PFC コントローラ
 負荷範囲全体で高力率かつ高効率に最適化

製品ハイライト

- 高集積化、実装スペースの小型化
- ユニバーサル アプリケーションに対してヒートシンクなしで最大 240 W のピーク出力電力
- 損失ゼロの電流検出を備えた統合化された750 V PowiGaN™
- 最大 305 VAC まで高力率を維持し、入力上昇中でも最大 460 VAC まで連続動作可能
- 疑似共振 DCM 制御により、スイッチング損失が少なくなり、インダクタサイズは従来の CrM PFC よりも小さくなり、低コストの昇圧ダイオードの使用が可能
- 自動 X コンデンサ放電と自己バイアスのための高電圧起動を統合
- InSOP パッケージのソース-電位放熱パッドにより、効果的な基板放熱が可能になり、EMI を最小限に抑制
- 負荷範囲全体で高効率で高力率
- 10% から 100% の負荷で最大効率 98.3%
- 230 VAC での無負荷時待機電力が 40 mW 未満
- 20% の負荷で最大 0.96 の力率
- アクティブに突入電流を制御するための、プログラム可能な Power Good (PG) 信号
- ユーザーが選択可能な電力制限により迅速な試作評価が可能になります。同じ設計、パワーデバイスサイズの異なる HiperPFS-5 製品をテストして、迅速な最適化を実現
- UPS または発電機からの歪んだ入力電圧の場合にも安定したパフォーマンスを発揮するデジタルラインピーク検出
- デジタル力率改善機能により EMI フィルタおよびブリッジ整流ダイオードの歪みを補正
- 出力電力を増やすために PFC ステージの並列接続が可能
- 安全認証 IEC62368 を取得

用途

- PC
- プリンタ
- LCD TV
- ビデオ ゲーム機
- 80 Plus™ Platinum
- 高出力アダプタおよび USB PD 3.1 急速充電
- ハイパワー LED 照明
- 産業用及び家電製品
- 汎用 PFC コンバータ

概要

高性能力率改善 IC の HiperPFS™-5 ファミリーは、スイッチング損失が少ない 750 V PowiGaN スイッチを採用し、効率を最適化しています。高集積レベルと新しい制御アルゴリズムにより、全体の部品点数とインダクタサイズを小さくすることにより、システムの実装面積を最小化します。低背型の表面実装 InSOP-T28F パッケージに収納されたデバイスは、基板に直接放熱させ、かさばるヒートシンクが不要となります。堅牢な HiperPFS-5 デバイスは、低入力から 305 VAC まで、80% を超えるディレティングで動作します。




図 1. 標準的なアプリケーション回路図。

PI-9302b-111821

出力電力テーブル

ユニバーサル入力デバイス	
製品 ^{1,3}	90 VAC での最大連続出力電力
PFS5173F	77 W
PFS5174F	115 W
PFS5274F²	115 W
PFS5175F	130 W
PFS5275F²	130 W
PFS5176F	165 W
PFS5276F²	165 W
PFS5177F	185 W
PFS5277F²	185 W
PFS5178F	240 W
PFS5278F²	240 W

テーブル 1. 出力電力テーブル

注:

1. 最大出力電力は、設計によって異なります。パッケージの最高温度を 125 °C 未満に維持した状態。
2. 自己バイアスなしのバージョン。USB PD 充電器の用途に最適。
3. パッケージ: InSOP-T28F。





図 2. InSOP-T28F パッケージ。



PI-9432b-03222

図 3. 機能ブロック図

ピン機能の説明

VALLEY SENSING (VS) ピン (ピン 1)

このピンは、PFC インダクタの補助巻線の電圧の検出に使用されます。VS ピンは、外付け抵抗を介して PFC インダクタの補助巻線に接続されます。PFC インダクタの補助巻線の電圧は、コントローラにドレイン電圧に関する情報を提供します。外付け抵抗は、VS ピンを流れる電流を制限し、バレースイッチングのタイミングを微調整するために使用されます。

SIGNAL GROUND (G) ピン (ピン 2, 13)

帰還ループ補償、デカップリング コンデンサ (BIAS POWER (VCC)、REFERENCE (REF) 及び VOLTAGE MONITOR (V) 用) など、フィードバック回路で使用されるディスクリート部品は SIGNAL GROUND (G) ピンを基準にする必要があります。SIGNAL GROUND ピンはデバイスの Exposed Pad にも接続されます。SIGNAL GROUND ピンは、IC の外部の SOURCE ピンに直接接続しないでください。

T ピン (ピン 3)

REF ピンに接続する必要があります。

VOLTAGE MONITOR (V) ピン (ピン 4)

VOLTAGE MONITOR ピンは、整流された高電圧 DC 系統に 100:1 (1%) の高インピーダンス抵抗分割回路を介して接続され、待機時消費電力が最小化されます。推奨される抵抗値は 8 M Ω ~ 16 M Ω です。この分割回路の比率を変更すると、入力電流波形に影響があり、力率が低下し、THD が増加します。整流後の DC バスに存在するスイッチング ノイズをバイパスするため、VOLTAGE MONITOR ピンと SIGNAL GROUND ピンの間に 80 μ s の時定数を形成する小型のセラミック コンデンサを接続する必要があります。このピンには動作開始/停止検出スレッショールドも備っており、オープン回路状態が発生した時にプルダウンとして機能する微弱な電流源が組み込まれています。

COMPENSATION (C) ピン (ピン 5)

このピンは、COMPENSATION ピンと SIGNAL GROUND ピン間のコンデンサと抵抗のネットワークを介して OTA エラー アンプのループ ボール/ゼロ補償に使用されます。

FEEDBACK (FB) ピン (ピン 6)

このピンはメインの電圧レギュレーション フィードバック抵抗分割回路に接続され、過電圧及び低電圧時の高速保護にも使用されます。このピンは、起動時にフィードバック電圧分割回路の存在も検出します。分割回路の比率は、公称 PFC 出力電圧 400 V を確保するために、400/3.85 にする必要があります。8 M Ω と 16 M Ω \pm 1% の間に大きな上側抵抗を配置することを推奨します。FEEDBACK と SIGNAL GROUND の間には、下側抵抗と共に 80 μ s の時定数を形成する小型のセラミック コンデンサが必要です。

POWER GOOD (PG) ピン (ピン 7)

PFS517xP の場合、PG 機能の使用はオプションです。POWER GOOD ピンはアクティブ ローのオープンドレイン接続で、出力電圧がレギュレーションの範囲内の時に電流を引き込みます。起動時に、FEEDBACK ピンの電圧が内部基準電圧の約 95% まで上昇すると、POWER GOOD ピンは low となります。起動後に、PG 信号が高インピーダンスになる、出力電圧スレッショールドは、POWER GOOD THRESHOLD ピン抵抗によってプログラムされるスレッショールドによって決まります。POWER GOOD ピンは、使用していない場合、フローティング状態のままにしておく必要があります。

PFS527xP の場合、このピンは昇圧フォロワー機能の実装に使用します。これはアクティブ ローのオープンドレイン接続で、ピークが検出された入力電圧がハイラインであると判断されたときに電流を引き込みます。追加のフィードバック抵抗 R_{BF} を BF ピンと FB ピンの間に接続して、ローラインとハイライン間の出力電圧を変更します。この機能により、特にローライン AC 入力の効率が改善されます。

POWER GOOD THRESHOLD (PGT) ピン (ピン 8)

このピンは、PG 信号が高インピーダンスになり、PFC コンバータ部がレギュレーションの範囲外になることを示す出力電圧スレッショールドをプログラムするために使用されます。PG 信号の低スレッショールドは、POWER GOOD THRESHOLD と SIGNAL GROUND ピン間の抵抗を使用してプログラムされます。POWER GOOD THRESHOLD ピンを REFERENCE ピンに接続すると、パワー グッド機能が無効になります (つまり、POWER GOOD ピンが高インピーダンスのままになります)。昇圧フォロワー モードでは、PGT ピンに機能がなく、REFERENCE ピンに接続する必要があります。

POWER SELECTION (PS) ピン (ピン 9)

このピンは、HiperPFS-5 の出力電力のプログラムに使用されます。電力は、SIGNAL GROUND ピンに接続されている抵抗でプログラムされます。電力は、公称電力の 70% ~ 100% の範囲で、10% 刻みでプログラムされます。

VPP ピン (ピン 10)

REF ピンに接続する必要があります。

REFERENCE (R) ピン (ピン 11)

このピンは、外付けバイパス コンデンサに接続されます。このピンの電圧は、公称 5 V で、PFS PowiGaN 内部の制御回路への供給に使用されます。

DRIVER VCC DECOUPLING (VDR) ピン (ピン 12)

このピンは、外付けバイパス コンデンサに接続されます。VDR ピンに安定化された電圧 (公称 5 V) を供給する内部リニア レギュレータがあります。この電圧は、PFS PowiGaN コントローラのドライバ 回路部への供給に使用されます。

BIAS POWER (VCC) ピン (ピン 14)

これは、IC への電力供給に使用される 6.5-35 VDC バイアス回路の入力です。最大動作電圧は外部でクランプし、BIAS POWER ピンが 35 VDC を超えないようにします。

X コンデンサ放電端子 D1 (ピン 15-16)

X コンデンサの 1 つの端子に内部で接続されています。これら 2 つのピンは、パッケージ内部でボンディング ワイヤーを使用して接続されています。放電抵抗の選択については、CAPZero-2 データ シートの推奨事項に従ってください。

X コンデンサ放電端子 D2 (ピン 18-19)

1 組のピンを、直列抵抗を介して、X コンデンサのそれぞれの側に接続します。これら 2 つのピンは、パッケージ内部でボンディング ワイヤーを使用して内部的に接続されています。放電抵抗の値を選択するには、CAPZero-2 データ シートの推奨事項に従ってください。

SOURCE (S) ピン (ピン 21)

これらのピンはパワースイッチのソース接続であり、マイナスのバルクコンデンサの端子接続です。

DRAIN (D) ピン (ピン 28)

これは内部パワースイッチのドレイン接続です。

SOURCE (S) Exposed Pad

Exposed Pad はパワースイッチのソース接続であり、マイナスのバルクコンデンサの端子接続です。また、パワースイッチの冷却のためのサーマルバスも提供します。




図 4. ピン配置図

機能の説明

HiperPFS-5 ファミリーは、可変スイッチング周波数昇圧 PFC デバイスです。オン時間中の一定のアンペア秒とオフ時間中の一定のボルト秒で制御するアルゴリズムを採用しています。このアルゴリズムは、出力電圧を制御し、各国が規定している高調波規制及び高力率に適合するための入力電流波形を作るために使用されます。スイッチ電流を積分し、それをスイッチのオン時間にわたって一定のアンペア秒になるように制御することで、平均入力電流が入力電圧に追従するようになります。出力電圧と入力電圧の差を積分することで、昇圧インダクタの電磁特性によって決まる一定のボルト秒バランスが維持され、出力電圧及び電力が制御されます。具体的には、このコントローラは、PowiGaN スwitchの各オンサイクル中に供給される一定の電力量が設定されます。サイクルあたりの電力量は、負荷の変化に応じて多くのスイッチング サイクルを経て徐々に変化するため、指定されたハーフ ライン サイクルに対して一定であると見なすことができます。したがって、この定電力量 (またはアンペア秒) 制御では、次の関係も成り立ちます。

$$I_{IN} \times t_{ON} = K_2 \quad (1)$$

この制御技術では、オフ時間 (t_{OFF}) に対して、一定のボルト秒に設定されます。オフ時間は、次のように制御されます。

$$(V_O - V_{IN}) \times t_{OFF} = K_1 \quad (2)$$

PFC インダクタ内の磁束平衡を維持するには、オン時間中のボルト秒とオフ時間中のボルト秒とが等しくなる必要があるため、オン時間 (t_{ON}) は次のように制御されます。

$$V_{IN} \times t_{ON} = K_1 \quad (3)$$

(3) の t_{ON} を (1) に代入すると、次のようになります。

$$I_{IN} = V_{IN} \times K_2 / K_1 \quad (4)$$

(4) の関係は、オン時間中の定アンペア秒とオフ時間中の定ボルト秒を制御することにより、入力電流 I_{IN} が入力電圧 V_{IN} に比例し、力率改善の基本要件を満たしていることを示しています。

オフ時間のボルト秒の積分が終わると、制御エンジンはドレイン電圧の谷を待ち、谷の最小値で PowiGaN をオンにします。この遅延を補正するために、HiperPFS-5 IC は、望ましいオフ時間 (ボルト秒積分によって制御) と実際のオフ時間 (ドレイン電圧の谷と同期) の差も測定します。次に制御エンジンは、この差を考慮して次のオン時間の期間を調整します。この谷補正により、各スイッチング サイクルで、平均電流が同じになります。

この制御では、ラインのハーフ サイクルにわたって周波数とピーク電流値の両方が変化する不連続モードのパワースイッチ電流波形 (通常動作中) を形成することで、入力電圧に比例する入力電流が生成されます。

制御エンジン

コントローラは低帯域幅、高ゲインの OTA のエラーアンプを備え、非反転端子は 3.85 V の内部基準電圧に接続されています。エラーアンプの反転端子は、外部 FEEDBACK ピンからフィードされます。このピンは分圧比が 3.85:400 の出力電圧分割回路に接続され、出力電圧を 400 V (公称) に制御します。高速負荷過渡応答が確実に行われるようにするために、FEEDBACK ピンは分割回路に直接接続されます。

入力電圧と出力電圧の差は内部で導き出され、その結果がスケーリング及び積分され、基準電圧 (V_{OFF}) と比較されてオフ時間終了点が決定されます。コントローラはこの要求を遅らせて、ドレイン電圧のリングの最も近いバレーと一致する点でオフ時間を終了します。

内部検出される FET スwitching 電流は、入力電圧ピーク検出器の電流検出ゲイン (M_{ON}) によってスケーリングされ、次に積分され、エラーアンプ信号 (V_E) と比較されてオン時間終了点が決定されます。バレー修正ブロックはこれを調整して、オフ時間のバレースイッチング調整で課せられる遅延を補償します。

ライン フィードフォワードのスケール係数 (**MON**) 及び **PF** エンハンサー VOLTAGE MONITOR (V) ピンの電圧がサンプリングされ、 $\Delta-\Sigma$ ADC によって量子化されたデジタル値に変換されます。デジタル入力サイクルのピーク検出器は、動的時定数及びマルチサイクル フィルタを備え、入力電圧のピークを導き出して平均化します。このピークは電流検出信号のゲインを M_{ON} 変数を介してスケーリングするために内部で使用されます。これは、制御フィードバック信号のダイナミック レンジを低下させ、動作入力電圧のループ ゲインを一定にするために必要です。ライン センス フィード フォワード ゲイン調整は、ピーク整流された AC 入力電圧の二乗に比例し、VOLTAGE MONITOR ピン電圧の機能として調整されます。

高入力及び軽負荷時では、EMI フィルタとフル ブリッジ回路により発生する入力電流の歪みの補償のためにフィード フォワード M_{ON} 変数がライン サイクル全体にわたって動的に調整され、力率が向上します。

このライン センス フィード フォワード ゲインは、入力電圧範囲にわたってスイッチ電力制限を設定する上でも重要になります。

デバイスで指定した最大電力定格を超えると、出力過負荷に応じて内部電力制限により出力電圧が設定されたレギュレーションのスレッショールド以下に制御され、一定の出力電力が維持されます。




図 5. 理想的なコンバータ波形

バレー同期

通常動作の場合、PowiGaN スwitchは、PowiGaN パワースイッチのドレイン電圧のバレーでオンになります。バレー同期ブロックにより、確実にバレーでオンになり、ターンオンの損失を最小限に抑えます。

PFC インダクタの補助 (センス) 巻線全体で測定される電圧は、外付け抵抗を介して VALLEY SENSING VS ピンに接続されます。PFC インダクタの補助 (センス) 巻線のこの電圧は、PowiGaN スwitchのドレインの電圧と、整流電圧の差を表しています。この電圧のバレーは、PowiGaN スwitchのドレインの電圧のバレーと一致します。

CCM での動作中や、ドレイン電圧の振動の振幅があまりに小さくなった場合など、バレースイッチングが可能ではない特定のケースでは、コントローラでバレースイッチングなし (NVS) モードが有効になります。この状態では、コントローラはバレーが現れるのを待機しません。ポルト秒積分回路がターンオンを要求した場合は、ただちに PowiGaN スイッチをオンにします。

バレー補正

バレー補正は、不連続モード (DCM) のバレースイッチング動作に由来する入力電流の歪みを減らします。複数のバレーが検出された場合、DCM 動作でバレー補正が有効になります。

バレースイッチング機能を備えた DCM PFC コンバータの場合、PowiGaN スイッチは、 V_{DS} のバレーの瞬間にのみオンにできます。 V_{DS} 電圧リングの緩和周波数は 1 MHz 以下で、これは 2 つのバレーの間の時間が 1 μ s 以上離れていることを意味します。OFF コントローラがターンオンを要求した時点と、PowiGaN パワースイッチが実際にオンになる時点の間には、遅延があります。

この遅延により、平均入力電流は元々コントローラから要求されたものとは変わり、入力電流は歪みます。目的の電流からの平均サイクル電流の偏差は、この遅延と比例します。そのような場合、スイッチング周期はただちに大幅に変わり (1 μ s の範囲内で)、入力電流の歪みは最も顕著になります。

コントローラ供給回路

自己バイアス回路非搭載タイプ

自己バイアス回路非搭載タイプは、BIAS POWER (VCC) ピンのみを介して供給されます。IC 内部には、VCC ピンと VDR ピンの間にリニアレギュレータがあります。このリニアレギュレータは、VDR ピンの電圧を 5.25 V に制御します。

VDR ピンの電圧は、内部コントローラの供給に使用されます。VDR ピンにはデカップリングコンデンサが接続されており、グラウンドへの低周波インピーダンスパスを提供しています。

自己バイアス回路搭載タイプ

自己バイアス機能を搭載したタイプは、制御回路向けに内部電源電圧を生成します。コンバータは、外部バイアス回路の VCC ピンの電圧が確立するまで、内部 PowiGaN を介して供給される制御回路を使用して動作します。

VCC ピンの電圧が印加されて、内部リニアレギュレータの動作に必要な最小電圧 ($V_{CC} > 7$ V) を超えると、内部リニアレギュレータは制御回路への電力供給を開始し、自己バイアス回路は停止します。

ピン間の短絡保護での起動

始動時およびスイッチングの開始前に、制御回路は、図 6 に示すように一連の動作ピンのショート/オープンについてチェックを実行します。異常が検出されない場合、入力電圧ピークがブラウンインスレッシュホールドを超えると、制御回路はスイッチングを有効にします。

OTA エラーアンプは、FEEDBACK ピンで検出された出力電圧がレギュレーションウィンドウの外側にある場合に本質的に遅いフィードバックループ応答の問題を克服するために、非線形アンプ (NLA) メカニズムを提供します。これにより、エラーアンプ機能は、負荷過渡が発生している間の最大オーバーシュートとアンダーシュートを制限できるようになります。

起動時のスイッチ及び出力ダイオード電流ストレスを軽減するために、HiperPFS-5 は起動時に出力電圧 (V_O) に基づいてオフ時間を計算するので、起動はソフトに制御されます。

さらに、過電流保護 (OCP) スレッシュホールドは、公称値の 60% から 100% に上昇します。これにより、制御ループがより大きなデューティサイクルを必要とする場合、PFC インダクタの磁束振幅が減少します。

起動時、コントローラは最初に、VDR ピンの電圧が VDR_{UV+} スレッシュホールドよりも大きいことを確認して、適切な供給電圧が適用されたかどうかを判断します。VDR ピンの電圧が VDR_{UV+} スレッシュホールドを超えると、ピンのオープン/ショートテストが実行され、FEEDBACK ピン電圧が有効な場合、過熱ステータスが非動作になります。

これらのチェックが確認されると、入力電圧は、VOLTAGE MONITOR ピンを介して、VBR+ スレッシュホールドを超えるまで (ただし、ピーク検出は飽和しない範囲で) 監視されます。これにより、POWER SELECTION (PS) ピンの抵抗の値が決定され、最大出力電力が設定されるポイントです。最大電力が決定された後に、スイッチングが有効になります。




図 6. 起動フローチャート

タイミング 管理と動作周波数範囲

コントローラは入力周波数のハーフサイクルにわたって可変スイッチング周波数で、通常 22 ~ 145 kHz の範囲で動作します。また、このコントローラは、スイッチの最大オン時間とオフ時間を監視および制限し、最小サイク

ルのオン時間を保証するタイミング 管理機能も備えています。図 7 に、標準的な入力電圧ハーフサイクル期間における、最大負荷時の入力電圧の位相に対するデバイスのスイッチング周波数のプロファイルを示します。




図 7. ハーフサイクルの入力電圧に対する周波数の変化




図 8. ハーフサイクルの負荷に対する周波数の変化 ($V_{IN} = 115 \text{ VAC}$)

EcoSmart (周波数スライディング及びスプレッド-スペクトラム スイッチング)

HiperPFS-5 IC には、内部エラー信号 (V_{ERR}) を使用してコンバータ出力電圧を検出する EcoSmart 機能が内蔵されています。これは、平均スイッチング周波数を出力電力の関数として設定するために使用されます。

以下の図 9 に示すように、オフ時間積分制御の基準値 (V_{OFF}) は、内部エラー電圧レベル (出力電力) によって設定されます。これにより、コンバータ

は、出力電圧レギュレーション、及び定格負荷の 20% から 100% までフラットな変換効率を維持できます。これは、多くの効率に関する指令に適合するために不可欠です。周波数スライドの度合いも、入力電圧の関数として制御されます。入力電圧の関数として V_{OFF} の傾きが低下すると、高入力動作の平均周波数の範囲が低減します。このアプローチを使用することで、HiperPFS-5 IC は、EMI 部品への負担を最小限に抑えるために入力及び負荷全体にわたるスイッチング周波数を 150 kHz 未満に保ちながら、より小型の PFC インダクタの使用を可能にします。




図 9. EcoSmart 周波数スライド (V_{ERR} に対する V_{OFF} 特性、及び入力電圧に対する $V_{OFF(MAX)}$)

PFS517xF の Power Good 信号

HiperPFS-5 は、起動時に FEEDBACK ピンの検出出力電圧が設定した出力電圧スレッシュホールドの 95% (V_{PG+}) まで上昇した場合に、オープンドレイン スイッチをオンにする内部コンパレータを含む「パワー グッド」(PG) 回路を特徴としています。起動中、出力電圧が V_{PG+} に到達する前に、PG 信号は高インピーダンス状態 (内部スイッチがオフ状態) になります。

FEEDBACK ピンの検出出力電圧が POWER GOOD THRESHOLD (PGT) ピンの抵抗を介してプログラミングされたユーザー選択スレッシュホールドまで低下すると、パワー グッド信号はオンからオフ状態に移行します。POWER GOOD THRESHOLD ピンは、固定電流 I_{PGT} を供給します。この電流をパワー グッド スレッシュホールド抵抗と組み合わせて、PFC 出力がレギュレーションから外れると、パワー グッド信号がオン状態から高インピーダンスのオフ状態に移行するスレッシュホールドが設定されます。

パワーグッド コンパレータには 81 μs のグリッチ除去フィルタ (t_{PGD}) が内蔵されており、ノイズ イベントによってプログラムされた VPG スレッシュホールドが誤ってトリガされるのを防ぎます。

負荷異常によりブーストがレギュレーションを達成できない場合 (設定された出力電圧スレッシュホールドの約 95% を超える)、PG 機能は高インピーダンス状態のままになります。そのため、出力電圧がユーザーがプログラムした V_{PG} スレッシュホールドを下回ったときは表示されません。ユーザーがプログラムした V_{PG} スレッシュホールドは、 V_{PG+} スレッシュホールドに到達した場合にのみ有効になります。

POWER GOOD THRESHOLD プログラミング ピンが REFERENCE ピンに接続されている場合、パワー グッド機能は停止し、PG は高インピーダンス (オフ) 状態のままになります。これは PG を使用しない場合の推奨構成です。POWER GOOD THRESHOLD ピンが SIGNAL GROUND ピンに対して短絡した場合、PG 信号は V_{PG+} でオン状態に移行し、PFC 出力電圧が $V_{FB(UV)}$ スレッシュホールドを下回るまで、 $t_{FB(UV)}$ 秒を超えて low (オン) のままになります。

上記の停止条件と同様に PGT 抵抗の値によって、 V_{PG} スレッシュホールドが V_{PG+} スレッシュホールドよりも大きくなる場合、PG 信号はラッチオフ、高インピーダンスのオフ状態のままになります。

パワーグッド機能は以下の条件下では無効です。

- A. VCC または VDR が有効な動作範囲にない場合。VCC が UVLO- を下回るか、VDR が $V_{DR(UV)}$ を下回ると、POWER GOOD ピンが高インピーダンス状態になり、パワーグッド機能は無効ではありません。
- B. パワーグッドは、過熱異常によりソフトシャットダウンが開始された場合、二次側回路に OT (過熱) 異常を早期にフィードバックするために高インピーダンス状態になる。

- C. PGT は 225 V ~ 360 V の有効なプログラミング範囲外にある場合。この範囲を超える PGT 電圧 (PGT フローティングを含む) は、PG がアクティブプルダウンに移行することを妨げます。PGT 電圧がこの範囲を下回ると、出力低電圧 ($V_{FB(UV)}$) スレッシュホールドで PG が復帰します。
- D. 起動シーケンス確認に合格し、コンバータが起動に移行すると、PGT がオープンの場合、PG 信号は、コントローラがリセットされるまで、高インピーダンス状態でラッチされたままになります。




図 10. パワーグッド機能の説明

PFS527x F の昇圧フォロワー

HiperPFS-5 IC は、入力電圧の関数として出力電圧を制御する昇圧 フォロワ (BF) 回路を特徴とします。この機能は、ターゲットの出力電圧を低下させることにより、ローラインでの効率を改善します。入力ピーク電圧がローラインを示す場合、PG/BF ピンは高インピーダンス状態 (内部スイッチがオフ状態) になります。入力ピーク電圧がハイラインとして検出された場合、PG/BF ピンはオン (低インピーダンス) 状態 (内部スイッチはグラウンドに切り替わります) です。ローラインとハイラインのヒステリシスは、140 VAC 及び 170 VAC で設定されます。

図 11 に示すように、ハイライン入力の場合、出力電圧は次のとおりです。

$$V_o = V_{FB} \times \left(\frac{R_{UPP} + R_{BF} // R_{DWN}}{R_{BF} // R_{DWN}} \right)$$

また、ローライン入力の場合、出力電圧は次のとおりです。

$$V_o = V_{FB} \times \left(\frac{R_{UPP} + R_{DWN}}{R_{DWN}} \right)$$




図 11. 入力電圧に対する低入力及び高入力時の昇圧フォロワー動作




図 12. 入力ラインによって V_{out} 可変 (昇圧フォロワー) 動作を有するシステム回路図

選択可能な電力制限

PS (電力選択) ピンは、HiperPFS-5 の出力電力のプログラムに使用されず。電力は、G ピンに接続されている抵抗を使用して、公称出力電力の 70% から 100% の範囲で 10% 刻みでプログラムされます。

補助巻線の巻線比率

VS ピンは、抵抗を介して PFC インダクタの補助巻線に接続され、バレースイッチングを検出します。この抵抗は、PowiGaN のターンオンが DRAIN ピンの電圧の谷で発生するように、特定のアプリケーション向けに適切な遅延を調整することができます。遅延は、この抵抗の抵抗値と、VS ピンの実効容量によって決まります。抵抗が VS ピンに近い場合、VS ピンは実効容量が小さく、遅延も短くなります。反対に、抵抗が VS ピンから遠く配置され

た場合、VS ピンの実効容量は大きくなり、遅延も長くなります。抵抗の初期設計推奨値は 10 kΩ で、この抵抗を VS ピンの近くに配置します。

補助巻線の最大巻線比率 (N_{MAX}) は、 $N_{MAX} = (V_{OMIN} - V_{ACPEAK}) / V_{VS1}$ で計算されます。ここで、 V_{OMIN} は、リップル公差を考慮した最小出力電圧です。 $V_{O} = 400$ V で 3% の公差が想定される場合、 V_{OMIN} は 388 V です。また、 V_{ACPEAK} は最大ハイライン入力ピーク電圧です。ユニバーサル AC 入力の場合、 $V_{ACPEAK} = \sqrt{2} \times 265 \approx 375$ V です。 V_{VS1} はバレー検出の正のスレッシュホールドで、通常値は 0.88 V です。上の式から、最大巻線比率 (N_{MAX}) は約 15 であると算出できます。補助巻線の推奨巻線比率は、10 から 15 の範囲です。

抵抗 (Ω)	電力選択	コメント
>400 k	100%	ピンをオープンのままにしても許容されます
100 k ~ 200 k	90%	
25 k ~ 50 k	80%	
<6 k	70%	接続ピンを G ノードにショートしても許容されます

テーブル 2. パワー プログラミング抵抗 (PS ピンと G ピン間の抵抗)

保護モード

ブラウンイン保護

VOLTAGE MONITOR ピンは、最小起動電圧を制限する、入力ライン低電圧検出機能を備えています。この検出スレッシュホールドにより、Brown-In ポイントを下回る入力電圧および 400 V_{PK} の入力ピーク電圧を超える場合にデバイスの起動が抑制されます。

Brown-Out 保護

VOLTAGE MONITOR ピンは、Brown-Out 保護モードを備えており、VOLTAGE MONITOR ピンの電圧が t_{BRWN_OUT} (Brown-Out デバウンス期間) を超える期間にわたってライン低電圧スレッシュホールド (VBR-) を下回った場合、HiperPFS-5 はオフになります。単一のハーフライン サイクルが想定される場合 (通常動作入力周波数が 47 Hz ~ 63 Hz の範囲)、Brown-Out 保護機能は有効になりません。

Brown-Out がトリガされると、HiperPFS--5 IC のソフトシャットダウンにより、内部エラー電圧が 1 ms の間に段階的に 0 V まで低減し、パワー PowiGaN オン時間を徐々に 0 にします。このソフトシャットダウンの開始は、次の入力サイクルのゼロクロスに合うように設定され、di/dt の傾きを最小化するとともに、昇圧インダクタ及び入力 EMI フィルタに蓄えられたエネルギーを放出するための時間を確保します。これは、ブリッジ整流後の過渡電圧を最小限に抑え、誤ったリスタートを防止します。

デバイスは、入力電圧が Brown-In スレッシュホールド (V_{BR+} を超える VOLTAGE MONITOR ピン電圧) を超えているかどうかを確認する前に、FMEA ピン異常確認やその他の起動条件確認を含め、オートリスタートに入ります。

Brown-In の後に、 $t_{STARTUP}$ タイマーが期限切れになると、入力電圧 Brown-Out スレッシュホールドは、 V_{BR-NTC} まで低減され、Brown-Out タイマーは、 $t_{BRWN_OUT_NTC}$ まで延長されます。これは、入力ラインに直列接続されている突入電流防止用の負の温度係数 (NTC) サーミスタによるものではなく、全体的な電圧低下による入力電圧降下分を考慮するためです。

仮に $t_{BRWN_OUT_NTC}$ デバウンス タイマーが、 V_{BR-NTC} スレッシュホールド以下の入力電圧によってトリガーされたとしても、 $t_{BRWN_OUT_NTC}$ が期限切れになる前に、入力電圧が V_{BR-NTC} スレッシュホールドを超えて回復した場合、 $t_{STARTUP}$

タイマーはリスタートされます。 $t_{BRWN_OUT_NTC}$ デバウンスタイマーの期限切れより前に入力が V_{BR-NTC} スレッシュホールドを超えて回復しない場合、シャットダウンが発生します。

$t_{STARTUP}$ タイマーが無効になると、VOLTAGE MONITOR ピン電圧が V_{BR-NTC} よりも上昇した場合、ブラウンアウトデバウンス タイマーは通常期間 (t_{BRWN_OUT}) に切り替わり、ブラウンアウトスレッシュホールドは V_{BR-} に切り替わります。VOLTAGE MONITOR ピン電圧が V_{BR-} を超えていない場合、後続の t_{BRWN_OUT} タイマーが期限切れになった後に、ブラウンアウトシャットダウンが発生します。

HiperPFS-5 IC には、入力信号のピークから平均までの電圧比率が、正弦波または大きなデューティサイクルの方形波を表しているかを判断するための、入力波形ディスクリミネーション機能が内蔵されています。ブラウンアウトスレッシュホールドは、高デューティサイクル (UPS) 方形波が検出された場合、 V_{BR_SQ} まで引き下げられます。

VCC 低電圧保護 (UVLO)

BIAS POWER (VCC) ピンには、印加された VCC 電圧が V_{UVLO+} スレッシュホールドを超えない限り IC の起動を禁止する、低電圧ロックアウト保護機能があります。

IC は、BIAS POWER ピン電圧が V_{UVLO+} スレッシュホールドを超えると起動を開始します。起動後、IC は、BIAS POWER ピン電圧が V_{UVLO-} レベルを下回らない限り動作を続けます。

ライン依存過電流保護 (OCP)

デバイスには、異常発生時にデバイスを保護するサイクルごとの過電流保護メカニズムが含まれます。OCP 回路は、内部パワー スイッチを保護します。これは、コンバータを、出力短絡または過負荷異常の状態から保護することを目的としています。

OCP 制限は、入力電圧の関数として設定されます。これは、短絡時の電力を制限するだけでなく、より高い入力ライン条件での電流過負荷によるスイッチへのストレスを最小限に抑えます。

下の図 13 に、VOLTAGE MONITOR ピン入力検出の機能としての OCP レベルのヒステリシス調整を示します。

入力電圧のピークがハーフサイクルで3回連続して 140 VAC 未満に低下した場合は、ローライン OCP (2つの設定のうち大きい方) が選択されます。入力電圧がハーフサイクルで1回 170 VAC を超えた場合は、(次のセクションで説明するフォロワー モードを除いて) ハイライン OCP レベル (2つの設定のうち小さい方) が選択されます。

HiperPFS-5 IC は、VOLTAGE MONITOR ピンの電圧がハイラインスレッシュホールドである V_{HIGH+} を超えたことを検出した後に、ハイ入力ライン OCP を実装します。コントローラは、ハーフ入力 サイクルのピーク値が3回連続してローラインスレッシュホールド V_{HIGH} を下回った場合にのみ、ローライン OCP (及びローライン周波数スライド) に戻ります。入力ドロップアウトが発生した場合で、そのドロップアウトが 37 ms (公称) を超えた場合、コントローラが、ハイライン設定値からローライン設定値に戻すことがあります。

フォロワーモード機能は、入力電圧が V_{HIGH+} を超えるとすぐに、コントローラを素早くハイライン状態に更新します。この機能は、ピーク検出が最初にローライン状態を示した長い AC 入力ドロップアウト後のハイラインハードスタート条件の場合に、特にメリットがあります。




図 13. ライン依存の OCP

安全動作 (SOA) モード

上で説明したサイクルごとの OCP メカニズムは、インダクタ電流が「階段状」の可能性を防げないため、SOA モードも搭載されています。

スイッチング電流の急激な上昇は、インダクタが飽和した場合、または入力電圧と出力電圧の差が小さく、インダクタのリセット時間が短すぎる場合に発生することがあります。

スイッチング電流がカレントリミット (I_{OCP}) に到達し、オン時間が t_{SOA} 未満になると、SOA モードが開始されます。SOA モードは、オフ時間が $t_{OFF(SOA)}$ と同じになるように強制し、内部エラー電圧 (V_E) を最大値の 1/2 以下にすることにより、スイッチを SOA 内に留まるようにします。

高速出力電圧過電圧保護

HiperPFS-5 は、COMPENSATION ピンの応答に関係なく、高速応答ができるように出力過電圧状態を検出し、危険な電圧状態が起こらないように、FEEDBACK ピンの電圧フィードバック スレッシュホールド コンパレータを搭載しています。過電圧保護にはヒステリシスがあり、FEEDBACK ピンの電圧は、スイッチングが再開する前に、0.1 V 降下する必要があります (出力電圧降下 10 V に相当)。

FEEDBACK ピンと COMPENSATION ピンの短絡検出及び保護機能

PFC コントローラは、FEEDBACK ピンと COMPENSATION ピンを継続的に監視して、出力過電圧を引き起こす可能性のある、隣接する FEEDBACK ピンと COMPENSATION ピン間に短絡の可能性がないか確認します。短絡の可能性が検出されると、迅速な短絡チェックが実行され、短絡の疑いが確認された場合には、シャットダウンが実行されます。シャットダウンが実行されます。

FEEDBACK ピンオープン保護

FEEDBACK ピンは、 I_{FBPD} [$V_{CC} > V_{CC(UVLO+)}$] という静電流を継続的にシンクし、FEEDBACK ピンのオープンまたは無効なフィードバック分割回路に関連する異常から保護します。内部電流シンクにより、出力レギュレーションに小さな静的オフセットが生じます。これは、出力フィードバック レギュレーション部品 (FEEDBACK ピン分割回路) を選択する際に考慮することができます。

ヒステリシス熱保護

過熱保護回路は、露出したソースパッドと PCB の銅冷却平面を介してパワースイッチに連結しているコントローラのダイ温度を検知します。OTP (過熱保護) スレッシュホールドは通常 138 °C に設定され、ヒステリシスは 36 °C に設定されています。

コントローラのダイ温度がこのスレッシュホールド (OTP) を上回ると、コントローラはソフトシャットダウンを開始し、コントローラのダイ温度が、デバイスが起動シーケンスを再開するポイントである約 36 °C 低下するまで停止したままになります。

X コンデンサ放電の安全性

X コンデンサ放電機能は、外付けの直列抵抗を介して D1 を 1 つの AC ライン 入力に接続し、別の外付け抵抗を介して D2 をもう一方の AC ライン 入力に接続することにより、実装できます。

X コンデンサ放電機能は、接続がシステム入力ヒューズの前に配置されている場合でも、安全要件を満たしています。D1 端子と D2 端子間を短絡した場合、X コンデンサ放電機能を使用しない従来のシステムと同じになります。

オープン回路試験に関しては、D1 と D2 の両方に 2 つのピンが接続されているため、単一ピン異常 (たとえば、ピンの浮き試験) によって、異常が発

生ずることはありません。いくつかのピンを浮かせてオープン回路にした場合、この状態は、X コンデンサ放電機能が無効になっていない既存のシステムにおける X コンデンサ放電抵抗のオープン回路と同じになります。

X コンデンサ容量合計	直列抵抗の合計
100 nF~6 μF	7.5 MΩ ~ 142 kΩ

テーブル 3. X コンデンサと放電抵抗

テスト	従来システムでの試験	CAPZero 相当	コメント
オープン回路: システムへの影響を確認するには、デバイスの 1 つのピンを接続解除します。			オープン回路: 各ドレイン端子には 2 つのピンが接続されているため、D1 ピンと D2 ピンのいずれか 1 つのピンを浮かせても影響はありません。オープン回路にする唯一の方法は、放電抵抗の 1 つのリード線を浮かせることです。これは、アクティブコンデンサ放電機能を持たない従来のシステムに相当します。
短絡: 隣接する 2 つのピンを短絡させて、システムでの影響を確認します			短絡: D1 ピンと D2 ピンを短絡させると、アクティブ X コンデンサ放電機能を使用しない従来のシステムに相当する状態になります。

テーブル 4. X コンデンサ放電の異常モードに関する、異常の単一ポイント (SPOF) 試験。HiperPFS-5 デバイスは両方の試験に合格

絶対最大定格^{1,2}

DRAIN ピン電圧 (非繰り返しパルス)	-0.3 V ~ 750 V ⁶
DRAIN ピン電圧 (連続)	-0.3 V ~ 650 V ³
DRAIN ピンのピーク電流: PFS5x73F	6.5 A ⁷
PFS5x74F	10.0 A ⁷
PFS5x75F	14.0 A ⁷
PFS5x76F	17.0 A ⁷
PFS5x77F	24.0 A ⁷
PFS5x78F	33.0 A ⁷
VCC	-0.3 V ~ 35 V
V _S , V, FB, PG, PGT, PS, REF, VDR, D1, D2,	-0.3 V ~ 5.6 V
D1/D2 ピンの電圧 ⁷	1000 V
D1/D2 ピンの電流 ⁸	5 mA
保管温度	-65 ~ 150 °C
動作ジャンクション温度 ⁴	-40 ~ 150 °C
周囲温度	-40 ~ 105 °C
リード温度 ⁵	260 °C

- 注:
- すべての電圧は SOURCE を基準とし、T_A = 25 °C です。
 - 仕様の最大定格は、一度に 1 回のみであれば製品に回復不能な損傷を与えることなく印加できます。絶対最大定格の状態を長時間続けると、製品の信頼性に悪影響を与えるおそれがあります。
 - 自己バイアスは非アクティブです。
 - 通常は内部回路によって制限されます。
 - ケースから 1/16 インチの点で 5 秒間。
 - 非繰り返しパルス。
 - 極性を問わず、D2 ピンに対する D1 ピンの相対電圧。
 - ピーク電流は、D1/D2 電圧が同時に 400 V 未満である時に適用されます。

熱抵抗

熱抵抗: PFS5x73F

(θ _{JA})	61 °C/W ¹ , 53 °C/W ²
(θ _{JC})	7 °C/W ³
PFS5x78F	
(θ _{JA})	51 °C/W ¹ , 43 °C/W ²
(θ _{JC})	1.1 °C/W ³

- 注:
- 0.36 平方インチ (232 mm²), 2 オンス (610 g/m²) の銅箔部に半田付け。
 - 1 平方インチ (645 mm²), 2 オンス (610 g/m²) の銅箔部に半田付け。
 - ケース温度は、パッケージ本体の底部の Exposed Pad 上で測定。

パラメータ	記号	条件 SOURCE = 0 V, T _J = -40 ~ +125 °C (注 C 参照)	ピン	最小	標準	最大	単位
電流							
電流消費 – バースト モード スイッチングなし	I _{CC(BURST)}	VCC = 12 V, FB = 3.85 V, C < V _{ERR_MIN} 0 °C < T _J < 100 °C V = 1.414 V	VCC		720		μA
UVLO 状態での漏れ電流	I _{oz}	0 °C < ピン電圧 < REF T _J = 25 °C V _{DR} < V _{DRUV+}	V, FB, C, PGT		±10		nA
		V _{PG} = REF T _J = 25 °C VPG = V	PG		±0.1		μA
フィードバック 時のプルダウン電流	I _{FB(PD)}	0 °C < T _J < 100 °C VFB = 5 V	FB		100	150	nA

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12$ V, $T_J = -40 \sim +125$ °C (注 C 参照)	最小	標準	最大	単位
制御機能						
最大動作「オン時間」コントローラ	$t_{ON(MAX)}$			34		μs
最大動作「オフ時間」コントローラ	$t_{OFF(MAX)}$	VS ピンで谷は検出されない (CCM モードで動作)		248		μs
フィードバック						
内部フィードバック エラー電圧基準	$V_{FB(REF)}$	$T_J = 25$ °C	3.82	3.85	3.88	V
フィードバック エラーアンプ トランスコンダクタンス ゲイン	Gm	3.75 V < V_{FB} < 3.95 V 0 °C < T_J < 100 °C C = 4 V	75	90	105	μA/V
ソフト シャットダウン時間	$t_{SHUTDOWN}$	注 A を参照		1.00	1.16	ms
FEEDBACK ピン起動/異常スレッシュホールド	$V_{FB(OFF)}$	0 °C < T_J < 100 °C		0.64	0.71	V
FEEDBACK ピン 低電圧動作スレッシュホールド	$V_{FB(UV)}$	0 °C < T_J < 100 °C	2.09	2.25	2.36	V
FEEDBACK ピン 過電圧動作スレッシュホールド	$V_{FB(OV+)}$	0 °C < T_J < 100 °C	4.00	4.10	4.20	V
FEEDBACK ピン 過電圧復帰相対スレッシュホールド	$V_{FB(OV+REL_FB)}$	0 °C < T_J < 100 °C		$V_{FB(REF)}$ +0.245		V
FEEDBACK ピン 過電圧復帰 スレッシュホールド	$V_{FB(OV-)}$	0 °C < T_J < 100 °C		4.00	4.10	V
FEEDBACK ピン 過電圧復帰相対スレッシュホールド	$V_{FB(OV-REL_FB)}$	0 °C < T_J < 100 °C		$V_{FB(REF)}$ +0.16		V
FEEDBACK ピン過電圧ヒステリシス	$V_{FB(OVHYST)}$	0 °C < T_J < 100 °C		0.085		V
バーストモード復帰中、またはソフトスタート開始時にスイッチングをトリガする C ピン電圧 (COMPENSATION ピンバースト停止スレッシュホールド)	$V_{ERR(MIN+)}$	0 °C < T_J < 100 °C		0.2		V
スイッチングを抑制してデバイスがバーストモードに入る C ピンの電圧 (バースト動作スレッシュホールド)	$V_{ERR(MIN-)}$	0 °C < $T_J \leq 100$ °C		0.1		V
V_{ERR_MIN} のヒステリシス (COMPENSATION ピンバースト スレッシュホールドヒステリシス)	$V_{ERR(HYST)}$	$V_{ERR_MIN+} - V_{ERR_MIN-}$ 0 °C < T_J < 100 °C		0.09		V

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12$ V, $T_j = -40 \sim +125$ °C (注 C 参照)	最小	標準	最大	単位
入力センス/ピーク検出						
入力センスとピーク検出の入力電圧 (入力センス電圧範囲)	$V_{V(RANGE)}$	V 端子電圧は仕様の上限を超える可能性がある 入力センス機能はフル ケールで飽和する。 (未試験)			4	V
ブラウンイン スレッシュホールド電圧	V_{BR+}	0 °C < T_j < 100 °C		1.12		V
ブラウンイン スレッシュホールド電圧	V_{BR-}	0 °C < T_j < 100 °C		0.97		V
方形波のブラウンアウトスレッシュホールド (高デューティ サイクル方形波のブラウンアウトスレッシュホールド)	$V_{BR(SQ)}$	0 °C < T_j < 100 °C		0.86		V
ソフトスタート機能ブラウンアウトスレッシュホールド電圧 (起動時のブラウンアウトスレッシュホールド電圧 (NTC ウォームアップタイムの間))	$V_{BR(NTC)}$	0 °C < T_j < 100 °C		0.74		V
ブラウンイン/アウトヒステリシス ($V_{BR+} - V_{BR-}$) (ブラウンイン/アウトヒステリシス (NTC ウォームアップタイム後))	$V_{BR(HYST)}$	0 °C < T_j < 100 °C	130	145	160	mV
ブラウンアウト デバウンス タイマー	$t_{Brown-Out}$	注 A を参照		54	66	ms
VBR_NTC スレッシュホールドでの起動時のブラウンアウトデバウンス タイマー	$t_{Brown-Out(NTC)}$	起動中 ($t_{STARTUP}$ がアクティブの間) V ピンのピークが V_{BR-NTC} よりも低い場合にトリガされる。		1000	1160	ms
より低いブラウンアウトスレッシュホールド使用時の起動タイマー (V_{BR-NTC})	$t_{START-UP}$	スイッチングが開始するとタイマーがトリガされる。ピーク < V_{BR-NTC} の場合、タイマーは中断される。ピーク > V_{BR-NTC} の場合、タイマーはゼロで再開される。タイマーが終わるとより高いブラウンアウトスレッシュホールド V_{BR-} が適用される。		1000	1160	ms
V ピンのハイライン スレッシュホールド	$V_{V(HIGH+)}$	(170 VAC)		2.42		V
V ピンのハイライン 解除スレッシュホールド	$V_{V(HIGH-)}$	(140 VAC)		2.00		V

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12$ V, $T_J = -40 \sim +125$ °C (注 C 参照)		最小	標準	最大	単位	
カレントリミット/回路保護								
過電流 保護制限 ¹	$T_{J1} = 0$ °C ~ 100 °C	フルパワー						A
		di/dt = 293 mA/μs	PFS5x73F	$V_V < 2$ V		3.1		
				$V_V > 2.42$ V		2.1		
		di/dt = 437 mA/μs	PFS5x74F	$V_V < 2$ V		4.4		
				$V_V > 2.42$ V		3.0		
		di/dt = 494 mA/μs	PFS5x75F	$V_V < 2$ V		5.2		
				$V_V > 2.42$ V		3.6		
		di/dt = 627 mA/μs	PFS5x76F	$V_V < 2$ V		6.6		
				$V_V > 2.42$ V		4.7		
		di/dt = 703 mA/μs	PFS5x77F	$V_V < 2$ V		7.4		
				$V_V > 2.42$ V		5.2		
		di/dt = 836 mA/μs	PFS5x78F	$V_V < 2$ V		9.3		
				$V_V > 2.42$ V		7.3		
		過電流 保護制限 ¹	$T_{J1} = 0$ °C ~ 100 °C	90% フルパワー				
di/dt = 263 mA/μs	PFS5x73F			$V_V < 2$ V		2.8		
				$V_V > 2.42$ V		1.9		
di/dt = 393 mA/μs	PFS5x74F			$V_V < 2$ V		4.0		
				$V_V > 2.42$ V		2.8		
di/dt = 445 mA/μs	PFS5x75F			$V_V < 2$ V		4.7		
				$V_V > 2.42$ V		3.3		
di/dt = 564 mA/μs	PFS5x76F			$V_V < 2$ V		6.0		
				$V_V > 2.42$ V		4.2		
di/dt = 633 mA/μs	PFS5x77F			$V_V < 2$ V		6.7		
				$V_V > 2.42$ V		4.7		
di/dt = 752 mA/μs	PFS5x78F			$V_V < 2$ V		8.4		
				$V_V > 2.42$ V		6.6		

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12$ V, $T_J = -40 \sim +125$ °C (注 C 参照)		最小	標準	最大	単位	
カレントリミット/回路保護 (続き)								
過電流 保護制限 ¹	$T_{J1} = 0$ °C ~ 100 °C	80% フル パワー						A
		di/dt = 234 mA/μs	PFS5x73F	$V_V < 2$ V		2.5		
				$V_V > 2.42$ V		1.7		
		di/dt = 350 mA/μs	PFS5x74F	$V_V < 2$ V		3.5		
				$V_V > 2.42$ V		2.5		
		di/dt = 395 mA/μs	PFS5x75F	$V_V < 2$ V		4.2		
				$V_V > 2.42$ V		2.9		
		di/dt = 500 mA/μs	PFS5x76F	$V_V < 2$ V		5.3		
				$V_V > 2.42$ V		3.7		
		di/dt = 562 mA/μs	PFS5x77F	$V_V < 2$ V		6.0		
				$V_V > 2.42$ V		4.2		
		di/dt = 669 mA/μs	PFS5x78F	$V_V < 2$ V		7.4		
$V_V > 2.42$ V				5.8				
過電流 保護制限 ¹	$T_{J1} = 0$ °C ~ 100 °C	70% フル パワー						A
		di/dt = 205 mA/μs	PFS5x73F	$V_V < 2$ V		2.2		
				$V_V > 2.42$ V		1.5		
		di/dt = 306 mA/μs	PFS5x74F	$V_V < 2$ V		3.1		
				$V_V > 2.42$ V		2.2		
		di/dt = 346 mA/μs	PFS5x75F	$V_V < 2$ V		3.7		
				$V_V > 2.42$ V		2.6		
		di/dt = 439 mA/μs	PFS5x76F	$V_V < 2$ V		4.7		
				$V_V > 2.42$ V		3.3		
		di/dt = 492 mA/μs	PFS5x77F	$V_V < 2$ V		5.3		
				$V_V > 2.42$ V		3.7		
		di/dt = 585 mA/μs	PFS5x78F	$V_V < 2$ V		6.5		
$V_V > 2.42$ V				5.1				
SOA 保護 固定オフ時間	$t_{OFF(SOA)}$	$T_J = 25$ °C 注 A を参照		200	250	300	μs	
リーディング エッジ ブランキ ング (LEB) 時間	t_{LEB}	$T_J = 25$ °C 注 A を参照			750		ns	
最小 ON 時間 (IOCP における)	$t_{ON_OCP(MIN)}$	$T_J = 25$ °C		800			ns	

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12$ V, $T_j = -40 \sim +125$ °C (注 C 参照)	最小	標準	最大	単位
VCC パラメータ PFS527xF (高電圧起動電源回路なしの製品)						
VCC 動作範囲	VCC	$0\text{ °C} < T_j < 100\text{ °C}$	7.0	12.0	35.0	V
直列レギュレータ PFS527XF						
REFERENCE ピン電圧 VDR ピン電圧	V_{REF} V_{VDR}	$V_{CC} > 6.3$ V $0\text{ °C} < T_j < 100\text{ °C}$ REF と VDR に外部負荷は適用されません。		5.25		V
VDR ピン起動スレッシュホールド	$V_{VDR(UV+)}$	$0\text{ °C} < T_j < 100\text{ °C}$			5.0	V
VDR UVLO ヒステリシス	$V_{VDR(UV)(HYST)}$		50			mV
VCC パラメータ PFS517xF (高電圧起動電源回路ありの製品)						
VCC 動作範囲	VCC	$0\text{ °C} < T_j < 100\text{ °C}$	7.0	12.0	35.0	V
VCC は D ピンからの高電圧レギュレータから VDR 及びリファレンス電源を引き継ぎます	$V_{CC(TO+)}$	$VD > 20$ V, VCC rising from 0 V $T_j = 25\text{ °C}$		6.3		V
直列レギュレータ PFS517xF						
REFERENCE ピン電圧 VDR ピン電圧 (VCC ピンから供給される VDR 及び REFERENCE ピン)	$V_{REF(VCC)}$ $V_{VDR(VCC)}$	$V_{CC} > 6.3$ V, $VD = 0$ V ~ 400 V $0\text{ °C} < T_j < 100\text{ °C}$		5.25		V
REFERENCE ピン電圧 VDR ピン電圧 (D ピンから高電圧レギュレータを介して供給される VDR 及び REFERENCE ピン)	$V_{REF(VD)}$ $V_{VDR(VD)}$	$V_{CC} = 0$ V, $VD > 20$ V $0\text{ °C} < T_j < 100\text{ °C}$		5.15		V
VDR ピン起動スレッシュホールド	$V_{VDR(UV+)}$	$0\text{ °C} < T_j < 100\text{ °C}$ 注 A を参照			5.0	V
リファレンス VDR UVLO ヒステリシス	$V_{VDR(VH)(HYST)}$	注 A を参照	50			mV
$V_{REF} > V_{REF(UV+)}$ からデバイスがスイッチングを開始するまでの時間	t_{RESET}	V ピンは開始スレッシュホールドを上回っていると想定。注 A を参照		1.6	3	ms
谷センス						
バレーセンシング正のスレッシュホールド	V_{VS1}	上昇中の VS ピンの電圧 $T_j = 25\text{ °C}$		0.88		V
バレーセンシング負のスレッシュホールド	V_{VS2}	下降中の VS ピンの電圧 $T_j = 25\text{ °C}$		0.48		V

パラメータ	記号	条件 SOURCE = 0 V, $V_{CC} = 12 V$, $T_J = -40 \sim +125 \text{ }^\circ\text{C}$ (注 C 参照)	最小	標準	最大	単位
パワー グッド PFS517x デバイス						
パワー グッド スレッシュホールド設定基準電流 (パワー グッド復帰 スレッシュホールド出力 基準電流)	$I_{PG(T)}$	$0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}, V_{PGT} = 3.0 V$		-10		μA
パワー グッド遅延時間 ($FB > V_{PG+}$ から $PG < 1 V$)	t_{PG}	$0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}; PG = 20 \text{ k}\Omega$ pull-up to 12 V from $FB > V_{PG+}$ to $PG < 1 V$ 注 Note A を参照		<15		μs
パワー グッド状態変更デグリー ツチ時間	$t_{PG(D)}$	$T_J = 25 \text{ }^\circ\text{C}$ 。パワー グッド コンパレータの上昇/下降 への転換、及びオープンな PGT ピンの検出に適用。 注 A を参照		81		μs
パワー グッド内部基準スレッシュ ホールド (起動スレッシュホ ールド) (パワー グッド内部 動作スレッシュホールド)	V_{PG+}	$0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}$	3.55	3.65	3.75	V
パワー グッド相対 スレッシュホールド	$V_{PG+REL(FB)}$	$0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}$		V_{FBREF} -0.2		V
パワー グッド 解除スレッシュホールド	$V_{PG(VOL)}$	$V(PGT) = 3 V$ $0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}$		$V(PGT)$ $\pm 30 \text{ mV}$		V
POWER GOOD ピン オフ時 漏れ電流	$I_{PG(OFF)}$	$FB < V_{PG(-)}$ $0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}$			100	nA
POWER GOOD ピン オン時電圧	V_{PG-}	$0 \text{ }^\circ\text{C} < T_J < 100 \text{ }^\circ\text{C}$ $I_{PG} = 1.0 \text{ mA}; FB = 3.85 V$			2	V
過熱保護機能 (OTP)						
シャットダウンのコントローラ ジャンクション温度	T_{OTP+}	シリコンがこの温度を超えるとソフトシャットダウン がトリガされる 注 A を参照		138		$^\circ\text{C}$
再起動のコントローラ ジャン クション温度	T_{OTP-}	OTP ヒステリシスが有効な場合、シリコンがこの温 度を下回ると再起動する 注 A を参照		81		$^\circ\text{C}$
過熱ヒステリシス	$T_{OTP(HYST)}$	$V > V_{BR+}$ 注 A を参照		57		$^\circ\text{C}$


パラメータ	記号	条件 SOURCE = 0 V、 $V_{CC} = 12$ V、 $T_J = -40 \sim +125$ °C (注 C 参照)	最小	標準	最大	単位
PowiGaN カスコード						
オン抵抗	$R_{DS(ON)}$ $I_D = 0.5 X$ I_{OCP} 注 1 を参照	PFS5x73F	$T_{J(M)} = 25$ °C	0.51		Ω
			$T_{J(M)} = 100$ °C	0.82		
		PFS5x74F	$T_{J(M)} = 25$ °C	0.30		
			$T_{J(M)} = 100$ °C	0.48		
		PFS5x75F	$T_{J(M)} = 25$ °C	0.23		
			$T_{J(M)} = 100$ °C	0.36		
		PFS5x76F	$T_{J(M)} = 25$ °C	0.17		
			$T_{J(M)} = 100$ °C	0.26		
		PFS5x77F	$T_{J(M)} = 25$ °C	0.14		
			$T_{J(M)} = 100$ °C	0.22		
		PFS5x78F	$T_{J(M)} = 25$ °C	0.11		
			$T_{J(M)} = 100$ °C	0.18		
充電実効出力容量	$C_{OSS(CH)}$	$T_J = 25$ °C $V_{GS} = 0$ V、 $V_{DS} = 0 \sim 400$ V	PFS5x73F	26.1		pF
			PFS5x74F	39.5		
			PFS5x75F	51.3		
			PFS5x76F	67.1		
			PFS5x77F	89.5		
			PFS5x78F	123		
エネルギー実効出力容量	$C_{OSS(EN)}$	$T_J = 25$ °C $V_{GS} = 0$ V、 $V_{DS} = 0 \sim 400$ V	PFS517xF	18.1		pF
			PFS5x74F	26.4		
			PFS5x75F	35.6		
			PFS5x76F	46.4		
			PFS5x77F	62.4		
			PFS5x78F	92.5		
オフ時ドレイン漏れ電流	I_{DSS}	$T_J = 100$ °C $V_{DS} = 80\%$ $V_{CC} = 12$ V $V_{FB} = V_V = V_C = 0$	PFS517xF PFS527xF		100	μ A

パラメータ	記号	条件 SOURCE = 0 V、 $V_{CC} = 12$ V、 $T_J = -40 \sim +105$ °C (注 C 参照)	最小	標準	最大	単位
X コンデンサ放電 D1/D2 機能						
供給電流	I_{SUPPLY}	$T_J = 25$ °C			21.7	μA
飽和電流 ^{A, D}	I_{DSAT}		2.5			mA
AC 電源断検出時間	t_{DET}	入力サイクル周波数 47 ~ 63 Hz		22	31.4	ms

注:

- A. 試験済みパラメータではありません。標準値を参照して設計してください。
- B. 標準的な昇圧 PFC アプリケーション回路で試験されます。
- C. 通常は内部回路によって制限されます
- D. 飽和電流仕様によって、最大 265 VAC ピークまでのすべての電圧で、テーブル 1 の選定部品テーブルで指定された外付け抵抗値による、RC 自然放電特性が保証されます。


InSOP-T28F



- 注:
1. 寸法と許容差は ASME Y14.5M - 1994 に準拠します。
 2. 寸法の単位は mm 表示。
 3. 図示した寸法は、プラスチック製本体の最外部で判断しています。これには、モールドフラッシュ、タイバーバリ、ゲートのバリ、及びリード間離れバリは含まれません。プラスチック本体の上部及び下部の間のずれが含まれます。最大金型突起は、側面ごとに 0.18 です。
 4. 図示した寸法には、メッキ厚が含まれます。
 5. 図示した寸法には、リード間の鋸バリまたは突起は含まれません。
 6. リード #21 中心線は、パッケージ本体の中心線と一致しません。
 7. 露 Exposed Pad の寸法は、図に示すように、プラスチック本体の中心線の中心辺りを中心とします。
 8. 詳細 A に示すように、治面距離には、パッケージ本体の側面輪郭の寸法が含まれます。最小治面距離は 3.20 mm です。
 9. この寸法は、リード先端間の公称寸法で、メッキ厚を含み、金型突起は含まれません。最小金型間距離 (治面距離) は 3.20 mm です。

POD_inSOP-T28F_Rev A_032922
PI-9480-032922

パッケージのマーキング



- A. Power Integrations の登録商標
- B. 組立日コード、西暦の下 2 桁 (YY) とそれに続く 2 桁 (WW) の週番号
- C. 製品識別 (部品番号/パッケージタイプ)
- D. ロット識別コード

PI-9436-092421


品番コード体系表

部品番号	オプション	数量
PFS5173F-TL	リール	2000
PFS5x74F-TL	リール	2000
PFS5x75F-TL	リール	2000
PFS5x76F-TL	リール	2000
PFS5x77F-TL	リール	2000
PFS5x78F-TL	リール	2000

MSL テーブル

部品番号	MSL 定格
PFS5173F-TL	3
PFS5x74F-TL	3
PFS5x75F-TL	3
PFS5x76F-TL	3
PFS5x77F-TL	3
PFS5x78F-TL	3

品番コード体系表



改訂	注	日付
C	コード L のリリース。	2022 年 3 月
D	PFS5277F 及び PFS5278 の部品を追加しました。	2022 年 6 月

最新の情報については、弊社 **Web サイト www.power.com** をご覧ください。

Power Integrations は、信頼性や生産性を向上するために、いつでも製品を変更する権利を保有します。Power Integrations は、ここに記載した機器または回路を使用したことから生じる事柄について責任を一切負いません。Power Integrations は、ここでは何らの保証もせず、商品性、特定目的に対する適合性、及び第三者の権利の非侵害性の黙示の保証などが含まれますがこれに限定されず、すべての保証を明確に否認します。

特許情報

ここで例示した製品及びアプリケーション (製品の外付けトランス構造と回路も含む) は、米国及び他国の特許の対象である場合があります。また、Power Integrations に譲渡された米国及び他国の出願中特許の対象である可能性があります。Power Integrations が保有する特許の全リストは、www.power.com に掲載されています。Power Integrations は、www.power.com/ip.htm に定めるところに従って、特定の特許権に基づくライセンスを顧客に許諾します。

生命維持に関する方針

Power Integrations の社長の書面による明示的な承認なく、Power Integrations の製品を生命維持装置またはシステムの重要な構成要素として使用することは認められていません。ここで使用した用語は次の意味を持つものとします。

「生命維持装置またはシステム」とは、(i) 外科手術による肉体への埋め込みを目的としているか、または (ii) 生命活動を支援または維持するものであり、かつ (iii) 指示に従って適切に使用した時に動作しないと、利用者に深刻な障害または死をもたらすと合理的に予想されるものです。

「重要な構成要素」とは、生命維持装置またはシステムの構成要素のうち、動作しないと生命維持装置またはシステムの故障を引き起こすか、あるいは安全性または効果に影響を及ぼすと合理的に予想される構成要素です。

Power Integrations、Power Integrations ロゴ、CAPZero、ChiPhy、CHY、DPA-Switch、EcoSmart、E-Shield、eSIP、eSOP、HiperLCS、HiperPLC、HiperPFS、HiperTFS、InnoSwitch、Innovation in Power Conversion、InSOP、LinkSwitch、LinkZero、LYTSwitch、SENZero、TinySwitch、TOPSwitch、PI、PI Expert、PowiGaN、SCALE、SCALE-1、SCALE-2、SCALE-3、及び SCALE-iDriver は Power Integrations, Inc. の商標です。その他の商標は、各社の所有物です。©2022, Power Integrations, Inc.

Power Integrations の世界各国の販売サポート担当

世界本社 5245 Hellyer Avenue San Jose, CA 95138, USA 代表: +1-408-414-9200 カスタマー サービス: 上記以外の国: +1-65-635-64480 南北アメリカ: +1-408-414-9621 電子メール: usasales@power.com	ドイツ (AC-DC/LED/モーター制御の販売) Einsteinring 24 85609 Dornach/Aschheim Germany 電話: +49-89-5527-39100 電子メール: eurosales@power.com ドイツ (ゲート ドライバ販売) HellwegForum 3 59469 Ense Germany 電話: +49-2938-64-39990 電子メール: igbt-driver.sales@power.com インド #1, 14th Main Road Vasanthanagar Bangalore-560052 India 電話: +91-80-4113-8020 電子メール: indiasales@power.com	イタリア Via Milanese 20, 3rd.FI. 20099 Sesto San Giovanni (MI) Italy 電話: +39-024-550-8701 電子メール: eurosales@power.com 日本 〒222-0033 神奈川県横浜市 港北区新横浜 1-7-9 友泉新横浜一丁目ビル 電話: +81-45-471-1021 電子メール: japansales@power.com 韓国 RM 602, 6FL Korea City Air Terminal B/D, 159-6 Samsung-Dong, Kangnam-Gu, Seoul, 135-728, Korea 電話: +82-2-2016-6610 電子メール: koreasales@power.com	シンガポール 51 Newton Road #19-01/05 Goldhill Plaza Singapore, 308900 電話: +65-6358-2160 電子メール: singaporesales@power.com 台湾 5F, No. 318, Nei Hu Rd., Sec.1 Nei Hu Dist. Taipei 11493, Taiwan R.O.C. 電話: +886-2-2659-4570 電子メール: taiwansales@power.com 英国 Building 5, Suite 21 The Westbrook Centre Milton Road Cambridge CB4 1YG 電話: +44 (0) 7823-557484 電子メール: eurosales@power.com
--	---	--	---